A TSMC adia o lançamento do PDK SiN e a Nvidia torna-se temporariamente parceira da Tower Semiconductor

A Nvidia decidiu temporariamente desistir da solução de empacotamento óptico comum COUPE (Compact Universal Photonic Engine) da TSMC e, em vez disso, passou a usar a plataforma de fotónica de silício da Tower Semiconductor; segundo a análise de engenharia da Irrational Analysis, a principal razão para a Nvidia optar pelo Plano B prende-se com o atraso no desenvolvimento do PDK de nitreto de titânio (TiN) da TSMC e com o facto de o desenvolvimento de acopladores de grelha óptica bidimensionais não ter atingido as expectativas.

Saída do Plano A: atraso do SiN PDK da TSMC e falhas no acoplador de grelha 2D

De acordo com a análise de engenharia da Irrational Analysis, os dois principais obstáculos técnicos enfrentados pela plataforma COUPE da TSMC são os seguintes:

Atraso no desenvolvimento do PDK de nitreto de silício (SiN): o pacote de design de processos fotónicos em silício (PDK) da TSMC foi adiado, afetando diretamente o calendário de conceção de circuitos dos clientes seguintes; o atraso do SiN PDK não só afeta a Nvidia, como também várias empresas de conceção de chips de IA que estão a avaliar o processo fotónico em silício da TSMC, levando ao adiamento dos seus calendários de design a jusante.

Falhas no acoplador de grelha 2D: o desenvolvimento de acopladores de grelha 2D de alta densidade não atingiu as especificações, afetando diretamente a eficiência de acoplamento dos sinais ópticos e fazendo com que o progresso da solução COUPE fique atrasado.

A plataforma COUPE da TSMC é a sua plataforma de motor fotónico universal, com o objetivo de tornar os componentes ópticos tão normalizados e permutáveis como os transístores; a tecnologia CPO empacota os lasers diretamente ao lado do chip de comutação, encurtando significativamente as distâncias de transmissão de sinais ópticos e reduzindo o consumo de energia e as perdas de sinal.

Entrada do Plano B: especificações técnicas e custo de desempenho da arquitetura NPO da Tower Semiconductor

De acordo com a análise da Irrational Analysis, as especificações técnicas da arquitetura NPO da Tower Semiconductor para a qual a Nvidia se está a virar são as seguintes: modulação PAM4 de 200G/400G (substituindo a anterior NRZ de 50-64G); DWDM de 16 comprimentos de onda (em dobro dos 8 comprimentos de onda do Plano A, para compensar o facto de a eficiência de largura de banda do NPO ser mais baixa); um equalizador (EQ) e um driver mais robustos (como os canais elétricos do NPO são mais longos e refletem mais, a capacidade do bump é um fator-chave).

No entanto, a solução da Tower também tem dois custos: menor densidade de canais (necessita de mais comprimentos de onda para atingir a mesma largura de banda) e pior eficiência energética (a potência e as exigências de ruído dos lasers de grelha aumentam de forma exponencial; as exigências de SNR sobem e o encargo sobre os lasers aumenta).

Perguntas frequentes

Por que é que a Nvidia abandonou a solução COUPE da TSMC e passou para a Tower Semiconductor?

Segundo a análise de engenharia da Irrational Analysis, a principal razão são dois obstáculos técnicos: o atraso no desenvolvimento do SiN PDK da TSMC e a falta de conformidade das especificações no desenvolvimento dos acopladores de grelha óptica bidimensionais. Estes dois problemas afetam diretamente o calendário da próxima arquitetura de rede da Nvidia, levando a que a Nvidia ative uma solução de substituição (Plano B) e avance com a arquitetura NPO da Tower Semiconductor.

Qual é o contexto técnico da fotónica de silício da Tower Semiconductor?

De acordo com as notícias, a Tower Semiconductor é a unidade de foundry de semicondutores da Infineon, e a sua tecnologia de fotónica de silício deriva de anos de investigação e desenvolvimento na integração de circuitos optoeletrónicos na Alemanha, com experiência madura de produção em massa, sobretudo nos domínios de Datacom e Telecom. A mudança da Nvidia para a Tower mostra que a via da fotónica de silício não é monopolizada apenas pela TSMC.

Que impacto mais alargado tem o atraso do SiN PDK da COUPE da TSMC na indústria?

De acordo com as notícias, a plataforma COUPE da TSMC não é apenas usada pela Nvidia; várias empresas de conceção de chips de IA também estão a avaliar o processo fotónico em silício da TSMC. O atraso do SiN PDK significa que os calendários de design a jusante são adiados em simultâneo, com um impacto que vai além da Nvidia. O calendário de desenvolvimento concreto depende dos anúncios oficiais da TSMC.