Corea del Sur y Japón presentan diseños de arquitectura vertical HBM para aumentar en un 80% el ancho de banda de memoria para IA

En la conferencia IEEE/JSAP VLSI de 2026, equipos de investigación de UNIST de Corea del Sur y de la Universidad de Tokio de Japón anunciaron de forma independiente dos nuevas arquitecturas de memoria de alto ancho de banda (HBM): V-Die y MOSAIC. Ambas rotan los chips de DRAM de una orientación horizontal a una vertical para mejorar la disipación térmica y abordar los cuellos de botella de memoria en chips para IA.

La arquitectura V-Die de UNIST rota los chips de DRAM 90 grados y los coloca de forma vertical mediante vías a través del silicio (TSV), liberando espacio para celdas de memoria adicionales, al tiempo que introduce canales de refrigeración líquida entre chips. Los datos de simulación muestran que V-Die logra 540 tokens por segundo al ejecutar cargas de trabajo del nivel de GPT-3, casi duplicando los 296 tokens por segundo de la HBM4 convencional.

La MOSAIC de la Universidad de Tokio emplea apilado ortogonal de chips con interfaces entre chips sin contacto mediante acoplamiento por microinductores, alcanzando 4 Gbps por canal y potencialmente duplicando la capacidad de HBM4 en configuraciones DRAM-on-GPU. Ambos diseños buscan resolver el crítico cuello de botella del ancho de banda de memoria que limita a los actuales aceleradores de IA, aunque ambos permanecen en la fase académica de simulación.