Hàn Quốc và Nhật Bản công bố các thiết kế kiến trúc Vertical HBM nhằm tăng băng thông bộ nhớ cho AI thêm 80%

Tại hội nghị VLSI IEEE/JSAP 2026, các nhóm nghiên cứu từ UNIST của Hàn Quốc và Đại học Tokyo của Nhật Bản đã độc lập công bố hai kiến trúc bộ nhớ băng thông cao (HBM) mới—V-Die và MOSAIC—có khả năng xoay các chip DRAM từ nằm ngang sang thẳng đứng để cải thiện tản nhiệt và giải quyết nút thắt bộ nhớ trong các chip AI.

Kiến trúc V-Die của UNIST xoay các chip DRAM thêm 90 độ và bố trí chúng theo chiều dọc bằng các lỗ xuyên silicon (TSV), giải phóng không gian cho các ô nhớ bổ sung đồng thời đưa vào các kênh làm mát bằng chất lỏng giữa các chip. Dữ liệu mô phỏng cho thấy V-Die đạt 540 token mỗi giây khi chạy các tác vụ mức GPT-3, gần gấp đôi 296 token mỗi giây của HBM4 thông thường. Đại học Tokyo cho biết MOSAIC sử dụng xếp chồng chip theo kiểu trực giao với các giao diện liên chip không cần tiếp xúc thông qua ghép cặp micro-inductor, đạt 4 Gbps mỗi kênh và có khả năng gấp đôi dung lượng HBM4 trong cấu hình DRAM-on-GPU. Cả hai thiết kế đều hướng tới việc khắc phục nút thắt băng thông bộ nhớ quan trọng đang giới hạn các bộ tăng tốc AI hiện nay, dù cả hai vẫn đang ở giai đoạn mô phỏng trong môi trường học thuật.