SemiAnalysis: La próxima TPU de Google utilizará el empaquetado EMIB-T de Intel.

El 1 de julio, según la reconocida firma de análisis de semiconductores SemiAnalysis, la próxima TPU de Google con el nombre en clave Humufish abandonará el empaquetado CoWoS de TSMC y adoptará la tecnología EMIB-T de Intel.

Actualmente, CoWoS de TSMC es el estándar predeterminado de la industria para el empaquetado de chips de IA. Google, como gigante tecnológico líder, si su producto estrella logra migrar con éxito al sistema de empaquetado de Intel, impactará a TSMC. SemiAnalysis declaró en la plataforma X:

"La próxima TPU de Google, con el nombre en clave Humufish, adoptará EMIB-T de Intel en lugar de CoWoS de TSMC. CoWoS es la opción predeterminada de la industria, y por eso es relevante que un componente estrella se cambie a otra alternativa."

La diferencia central radica en la ruta física del empaquetado. CoWoS coloca todos los chips (dies) en un gran interposer de silicio o RDL. Mientras que la tecnología EMIB de Intel incrusta pequeños puentes de silicio directamente en el sustrato orgánico, realizando puentes solo donde se necesitan conexiones entre chips.

Superar las limitaciones de la máscara y reducir costos

El interposer de silicio de CoWoS de TSMC se imprime mediante litografía, por lo que su tamaño físico está estrictamente limitado por el límite de la máscara.

SemiAnalysis explicó: "El límite de la versión monolítica (CoWoS-S) es aproximadamente 3,3 veces el tamaño de la máscara, razón por la cual TSMC se ha orientado hacia CoWoS-L. EMIB no está limitado por el límite de la máscara, por lo que es una tecnología mucho más escalable."

Además de la superación de tamaño, el costo y la eficiencia son otro motor clave. EMIB elimina por completo el costoso interposer, lo que reduce significativamente el costo de empaquetado.

Una diferencia más intuitiva se refleja en la tasa de utilización de la oblea. Las obleas son redondas; si se cortan interposers grandes de ellas, se genera mucho desperdicio en los bordes, y cuanto mayor es el tamaño, menor es el rendimiento. Es como cortar grandes trozos cuadrados de masa redonda: inevitablemente habrá muchas sobras.

En comparación, SemiAnalysis afirmó: "Los pequeños puentes de silicio se pueden disponer densamente, casi sin desperdicio." Además, esta elección le da al comprador un segundo proveedor además de TSMC.

Alimentación vertical, EMIB-T se adapta a la próxima generación de HBM

Humufish utiliza específicamente la tecnología EMIB-T, donde la "T" representa Through-Silicon Via (TSV). Este diseño resuelve los problemas de alimentación en el empaquetado tradicional.

SemiAnalysis explicó que el EMIB normal no tiene vías en el puente de silicio, por lo que la electricidad debe pasar alrededor a través del sustrato, lo que ejerce presión sobre la alimentación. "EMIB-T lleva la electricidad verticalmente a través del puente de silicio directamente, y agrega capacitores y planos de tierra para proporcionar una alimentación más limpia."

Esta mejora arquitectónica está diseñada precisamente para que el chip pueda adaptarse a la próxima generación de HBM (memoria de alto ancho de banda) y a necesidades de interconexión de mayor ancho de banda.

Adaptabilidad arquitectónica y el gran desafío de la producción en masa

En cuanto a la discusión del mercado sobre que CoWoS-L de TSMC también utiliza puentes de silicio locales, el analista independiente de la industria Nutty señaló que CoWoS-L agrega una capa RDL global sobre la estructura basada en puentes de silicio, lo que, aunque mejora la flexibilidad del enrutamiento, también aumenta el área y la complejidad del proceso.

"Para un chip como Humufish, que parece estar optimizado para cargas de trabajo de inferencia y agente, el flujo de datos puede ser más estructurado", analizó Nutty. "En este caso, el método de EMIB de colocar enlaces de alta densidad solo donde se necesitan es más razonable que pagar por la flexibilidad de enrutamiento en todo el empaque."

Nutty cree que aquí radica la importancia de EMIB-T. No solo reduce el uso de silicio y el costo de empaquetado, sino que también sirve como segundo proveedor fuera del ecosistema restringido de CoWoS.

El rendimiento de producción en masa es clave, Intel enfrenta un gran desafío de ejecución

Aunque la arquitectura es muy atractiva, la ejecución sigue siendo la mayor incógnita. El usuario Axi comentó directamente: "Antes de alardear sobre el ahorro de costos, muéstrenos el rendimiento."

SemiAnalysis advirtió: "El EMIB normal se ha enviado en grandes volúmenes durante años, pero EMIB-T es una tecnología nueva; los puentes de silicio que proporcionan alimentación son más difíciles de escalar en la fabricación."

Solo cuando Intel pueda mejorar el rendimiento y la producción según lo planeado, estas ventajas podrán materializarse. Si el progreso de Intel se retrasa, el plan de respaldo de Google sigue siendo el CoWoS con capacidad limitada. El éxito o fracaso de esta migración tecnológica pondrá a prueba directamente la capacidad de entrega real del empaquetado avanzado de Intel.

Aviso de riesgo y términos de exención de responsabilidad

         El mercado tiene riesgos, invertir con precaución. Este artículo no constituye un consejo de inversión personal y no considera los objetivos de inversión, situación financiera o necesidades específicas de usuarios individuales. Los usuarios deben considerar si las opiniones, puntos de vista o conclusiones de este artículo se ajustan a su situación particular. Invertir en consecuencia es bajo su propio riesgo.